문서의 임의 삭제는 제재 대상으로, 문서를 삭제하려면 삭제 토론을 진행해야 합니다. 문서 보기문서 삭제토론 인텔 골드몬트 마이크로아키텍처 (문단 편집) === 변경점 === * 코어 레벨 (에어몬트 대비) * 프론트 엔드 * 분기 예측 개선 * 명령어 인출(fetch) 파이프라인과 디코더 사이의 분리(decoupling) * 디코더가 2-way → 3-way로 증가 * 디코딩 가능한 최대 길이가 16바이트 → 20바이트로 증가 * 디코더 개선 (명령어당 생성되는 uOp 수 감소) * 백 엔드 * 할당량이 2-way → 3-way로 확장 * 재정렬 버퍼(Reorder Buffer, ROB)가 48엔트리 → 78엔트리로 확장 * 실행 엔진 * 실행 포트가 총 5개 → 7개로 확장 * 정수 연산 포트가 2개 → 3개로 확장 * 부동소수점 명령어 사이의 비순차적 실행 가능 * 메모리 포트가 1개 → 2개로 확장, 비순차적 주소 생성 * 나눗셈 연산의 실행 속도 향상 * 메모리 서브 시스템 * 명령어 변환 색인 버퍼(Instruction Translation Lookaside Buffer, ITLB) * 크기는 48 엔트리로 동일, Large page 지원 * 데이터 변환 색인 버퍼(Data Translation Lookaside Buffer, DTLB) * 4K 페이지 테이블이 128 엔트리 → 512 엔트리로 확장 * 2M/4M 페이지 테이블이 16 엔트리 → 32 엔트리로 확장 * 물리 주소가 36-bit → 39-bit로 확장 * L2 Predecode 캐시 추가 (16K) * 명령어 집합 * SHA1/SHA256 확장 명령어 지원 * RDSEED 지원 코어 아키텍처의 확장 및 개량으로 IPC가 크게 향상되었다.저장 버튼을 클릭하면 당신이 기여한 내용을 CC-BY-NC-SA 2.0 KR으로 배포하고,기여한 문서에 대한 하이퍼링크나 URL을 이용하여 저작자 표시를 하는 것으로 충분하다는 데 동의하는 것입니다.이 동의는 철회할 수 없습니다.캡챠저장미리보기